Les GPU et accélérateurs destinés à l’intelligence artificielle deviennent gigantesques. NVIDIA, Google et les autres veulent toujours plus de transistors, mais il y a un problème très concret : même les machines les plus avancées au monde commencent à atteindre certaines limites physiques.
ASML et les grands fabricants de semi-conducteurs travaillent maintenant sur une solution : utiliser des photomasques beaucoup plus grands avec les futures machines High NA EUV.
Le High NA EUV, c’est quoi ?
Pour fabriquer un processeur moderne, il faut graver des structures incroyablement petites sur une tranche de silicium.
ASML fabrique les machines EUV utilisées notamment par TSMC, Intel et Samsung pour réaliser cette étape.
La nouvelle génération s’appelle High NA EUV.
Le « NA » signifie ouverture numérique (Numerical Aperture).
Sans rentrer dans un cours d’optique, augmenter cette valeur permet de graver des motifs encore plus fins et donc de fabriquer des transistors toujours plus petits.
C’est une technologie essentielle pour continuer à faire progresser les prochaines générations de puces.
Mais il y a un problème avec les énormes GPU IA
Les machines High NA sont excellentes pour graver très fin.
Par contre, leur zone d’exposition est plus petite que celle des machines EUV actuelles.
Et ça devient gênant lorsqu’on veut fabriquer d’énormes puces pour les centres de données.
Les outils EUV actuels peuvent travailler sur des puces allant jusqu’à environ 800 mm².
C’est justement le genre de taille utilisé par certains énormes processeurs destinés à l’intelligence artificielle.
Pour profiter du High NA sur ces monstres, l’industrie doit donc trouver une solution.
ASML veut doubler la taille des photomasques
ASML travaille avec TSMC, Intel et d’autres acteurs sur des photomasques de 12 pouces.
Un photomasque sert, très grossièrement, de modèle contenant les motifs qui seront transférés sur le silicium.
Les masques actuels font environ 6 pouces.
Passer à un format plus grand permettrait aux machines High NA de conserver leur très grande précision tout en fabriquant des puces beaucoup plus imposantes.
Cela demanderait évidemment de modifier toute une partie de l’écosystème : équipements de manipulation, inspection, fabrication des masques et logiciels.
On ne change pas simplement la taille d’un morceau de verre et c’est terminé.
Il faudra attendre plusieurs années
Et là, il faut calmer immédiatement les attentes.
Cette technologie ne va pas servir à fabriquer une GeForce RTX 6090 l’année prochaine.
ASML et ses partenaires visent une ligne pilote autour de 2031.
Le déploiement pour une production à grande échelle est plutôt attendu autour de 2033.
Intel utilise déjà des équipements High NA pour certaines étapes de production, tandis que TSMC prévoit une adoption plus large dans les années à venir.
Samsung et SK Hynix travaillent également sur cette technologie, notamment pour la mémoire DRAM.
Pourquoi NVIDIA et Google sont concernés ?
Parce que la course à l’IA pousse les fabricants vers des puces toujours plus grandes et plus complexes.
Quand on veut intégrer énormément de cœurs de calcul et de mémoire à très haut débit, chaque millimètre carré compte.
On peut évidemment assembler plusieurs petites puces, ce qu’on appelle des chiplets.
Mais même avec cette approche, les composants individuels peuvent rester énormes.
Le passage à de grands photomasques High NA permettrait donc de continuer à augmenter la densité de transistors sans imposer une réduction drastique de la taille physique des puces.
Reuters rapporte également qu’ASML vise environ 40 % de productivité supplémentaire avec cette évolution.
C’est encore très loin, mais quand on sait que les machines nécessaires aux puces de 2033 doivent être développées plusieurs années à l’avance, le calendrier devient finalement assez logique.
Les futurs monstres de calcul de NVIDIA, Google et des autres commencent à se préparer dès aujourd’hui.